

calcularemos los restantes componentes del circuito de modo que se opere con una corriente de reposo $I_{DQ} = 5 \text{ mA}$, es decir en modo de vaciamiento. Para tal fin y con el objeto de introducir la característica del MOSFET consideramos aplicar la ecuación (III.8.) despejando de ella la tensión V_{GS}

$$V_{GSQ} = V_P \cdot \left[1 - \left(\frac{I_{DQ}}{I_{DSS}} \right)^{1/2} \right] \quad (\text{III.16.})$$

reemplazando los valores numéricos se tendrá:

$$V_{GSQ} = -4 \cdot \left[1 - \left(\frac{5}{10} \right)^{1/2} \right] = -1,2 \text{ V}$$

Luego, a partir de la ecuación (III.15.), la resistencia de autopolarización resulta:

$$R = \frac{V_{GSQ}}{-I_{DQ}} = \frac{-1,2}{-5 \cdot 10^{-3}} = 0,24 \cdot 10^3 \text{ Ohm}$$

Seleccionamos el valor comercial más cercano, es decir: $R = 220 \text{ Ohm}$. Y como en todo proyecto es preciso realizar ahora la correspondiente verificación, como se verifica que el resultado podrá ubicarse entre un valor I_{DQMAX} y otro I_{DQmin} , es decir que habrá una indeterminación ΔI_{DQ} . Dicha indeterminación es tan importante como la oportunamente estudiada para el caso de los bipolares y podrá producir similares efectos negativos, tal como los observados en aquella oportunidad (distorsión de la señal).

Si mas tarde consideramos la misma característica pero ahora correspondiente al circuito de autopolarización representado en la figura III.24., para el mismo la ecuación de su malla de entrada resultó ser la expresión III.15. que seguidamente se reproduce:

$$V_{GSQ} = -I_{DQ} \cdot R$$

y que representada gráficamente en la figura III.24. arroja como resultado una nueva recta, que pasa ahora por el origen de coordenadas ($V_{GS} = 0$; $I_D = 0$) y posee una pendiente negativa e inversamente proporcional a R, tal como la identificada Recta de Polarización (1) en dicha figura.

Para una situación genérica, tal como la considerada, se observa que el solo hecho de disponer una inclinación de la Recta de Polarización (en este caso recta de autopolarización) produce que el circuito presente una menor indeterminación en el valor de I_{DQ} (ΔI_{DQ1}) frente a la misma dispersión de fabricación del FET en comparación a la que se daba en la figura III.23.




Figura III.23




Figura III.24.

Quiere decir que otra recta de polarización del tipo de la que en la misma figura III.24. hemos llamada Recta de Polarización (2), es decir mas acostada respecto a la (1) (que implica una mayor resistencia de autopolarización R), presenta una ventaja aún superior, ya que como allí se observa, el correspondiente ΔI_{DQ3} es todavía menor. El inconveniente de esta última recta (2) es que nos obligaría a trabajar con una reducida corriente I_{DQ} que puede resultar inconveniente para el caso que nos ocupa.

Si bien las dispersiones relativas en ambos casos analizados no presentan significativa diferencia, lo interesante es que el principio de disminución del ΔI_{DQ} puede ser aprovechado y extendido, introduciendo una modificación en la malla de polarización de entrada, de modo de que simultáneamente esta disminución del ΔI_{DQ} no signifique una reducción en el valor absoluto de I_{DQ} . Frente al mismo transistor disperso ya estudiado y tal como se observa en la figura III.25 dicha solución se presenta al considerar el caso de una Recta de Polarización señalada con (3) con la que, puede constatar, con el mismo nivel de I_{DQ} se consigue el menor ΔI_{DQ3}

Matemáticamente ya que la ecuación correspondiente a dicha nueva Recta de Polarización (3) responde a la forma:

$$V_{GS} = V_{GG} - I_D \cdot R \quad (III.17.)$$

la malla de entrada que la satisface vuelve a contener una adicional fuente de alimentación V_{GG} con una polaridad tal que para el caso de los canales N haga positiva a la compuerta G respecto de su fuente S, tal como se indica en el circuito de la figura III.26.

La solución práctica como respuesta a la necesidad de utilizar solo una fuente de alimentación, surge de considerar a la rama compuesta por V_{GG} y R_G como el equivalente Thevenin de un circuito divisor resistivo de tensión conectado entre la misma fuente V_{DD} y el terminal de compuerta G, es decir de una topología totalmente idéntica a la ya ampliamente estudiada para los circuitos con transistores bipolares, tal como se observa en el circuito de la figura III.27.

En dicho circuito, lo dicho precedentemente puede verificarse fácilmente, aplicando el Teorema de Thevenin entre los terminales de compuerta G y tierra T, a lo largo de la malla integrada por la fuente V_{DD} y los resistores R_1 y R_2 , ya que se obtendría:




Figura III.25.




Figura III.26.

$$V_{GT} = V_{GG} \cdot \frac{R_2}{R_1 + R_2} \quad (III.18.)$$

$$R_{GT} = \frac{R_1 \cdot R_2}{R_1 + R_2} \quad (III.19.)$$

con lo que la nueva ecuación de la malla de entrada del circuito equivalente al de la figura III.27. o ecuación de autopolarización resulta equivalente a la propuesta (III.17), es decir:

$$V_{GS} = V_{GT} - I_D \cdot R \quad (III.17'.)$$

Por otra parte, esta misma ecuación indica que el circuito se encuentra capacitado para polarizar tanto a un canal N como a un canal P (adaptando la polaridad de la fuente de alimentación V_{DD}) y para ambos casos ya sea en modo de vaciamiento [$V_{GT} < (I_D \cdot R)$ y por lo tanto $V_{GS} < 0$] o bien en modo de refuerzo [$V_{GT} > (I_D \cdot R)$ y por lo tanto $V_{GS} > 0$] con solo ajustar los valores de los componentes y así obtener la I_{DQ} requerida.

Todavía más, con el mismo circuito puede imponerse un V_{GS} superior a una tensión de arranque V_T de un eventual MOSFET de canal inducido por lo que el mismo circuito puede utilizarse para cualquier tipo de FET.

III.6.- VERIFICACIÓN DE UN CIRCUITO AMPLIFICADOR UNIPOLAR CON SEÑALES FUERTES:

A modo de ejemplo consideremos un circuito amplificador como el de la figura III.27. en donde sus componentes responden a las siguientes características:

$$V_{DD} = 20 \text{ V} ; R = 8,2 \text{ KOhm} ; R_1 = R_2 = 1 \text{ MOhm} ; R_D = 2,7 \text{ KOhm} ; T_{amb} = 70 \text{ }^\circ\text{C}$$

Transistor Unipolar (T.U.) tipo 2N3967 del que por medición se conocen: $V_p = -2 \text{ V}$ e $I_{DSS} = 6 \text{ mA}$. (Notar que se trata de un efecto de campo de canal N tal que por efectos de la dispersión en el manual se proporcionan los valores: $V_{Pmin} = -2$ y, $V_{PMAX} = -5 \text{ V}$ así como los valores extremos: $I_{DSSmin} = 2,5 \text{ mA}$ e $I_{DSSMAX} = 10 \text{ mA}$).

En primer lugar verificaremos si el valor de la tensión de la fuente de alimentación es adecuado a la región normal de trabajo, lo suficientemente alejado de la ruptura de la juntura Compuerta-Canal. Para tal fin del Manual extraemos que $V_{DSmax} = 30 \text{ V}$ y ya que en las peores condiciones, cuando el transistor opere al corte, toda la tensión de dicha fuente (V_{DD}) caerá entre D - S, se verifica que:




Figura III.27.

I_D (mA)	1,5	1,3	1,4	1,35
V_{GS} (III.17')	-2,3V	-0,66V	-1,48V	-1,07V
V_{GS} (III.16')	-1V	-1,069V	-1,034V	-1,05V

Figura III.28.

$$\frac{V_{DD}}{V_{DSmax}} = \frac{20}{30} = 0,66$$

resultando por consecuencia una condición aceptable ya que para el tipo de carga resistiva pura incluye un adecuado factor de seguridad.

Seguidamente pasamos a realizar la verificación de la polarización y en tal sentido a partir del circuito original y por aplicación del Teorema de Thevenin pasamos a un circuito equivalente idéntico al de la figura III.26. en donde los parámetros equivalentes se obtienen por aplicación de las ecuaciones (III.18. y (III.19.):

$$V_{GT} = V_{GG} \cdot \frac{R_2}{R_1 + R_2} = 20 \cdot \frac{1}{1 + 1} = 10 \text{ V} \quad \text{y} \quad R_{GT} = \frac{R_1 \cdot R_2}{R_1 + R_2} = \frac{1 \cdot 10^6}{1 + 1} = 500 \text{ KOhm}$$

En el nuevo circuito equivalente, la ecuación de la malla de entrada esta descrita por la ecuación (III.17'), es decir:

$$V_{GS} = V_{GT} - I_D \cdot R = 10 - I_D \cdot 8,2 \cdot 10^3 \quad \text{(III.17'')}$$

mientras que la característica de transferencia a canal estrangulado descrita por la ecuación (III.16.) en nuestro caso es:

$$V_{GS} = V_P \cdot \left[1 - \left(\frac{I_D}{I_{DSS}} \right)^{1/2} \right] = (-2) \cdot \left[1 - \left(\frac{I_D}{0,006} \right)^{1/2} \right] \quad \text{(III.16')}$$

con lo que adoptando el método de resolución por interpolaciones sucesivas y operando con las ecuaciones (III.17'') y (III.16') se puede confeccionar el cuadro de valores que se presenta en la figura III.28.

De dicho cuadro surge que el juego de valores V_{GS} e I_D que simultáneamente satisface a ambas ecuaciones y que por lo tanto serán las componentes de reposo buscadas (V_{GSQ} e I_{DQ}) resultan:

$$V_{GSQ} = -1,05 \text{ V} \quad \text{e} \quad I_{DQ} = 1,35 \text{ mA}$$

Para esta corriente de reposo, a partir de la ecuación de la malla de salida se podrá determinar la tensión drenaje-fuente (V_{DS}) de reposo:

$$V_{DSQ} = V_{DD} - I_{DQ} \cdot (R + R_D) = 20 - 1,35 \cdot 10^{-3} \cdot (8,2 + 2,7) \cdot 10^3 = 5,3 \text{ V}$$

Con este valor de $V_{DSQ} = 5,3 \text{ V}$ y con el objeto de comprobar si el procedimiento matemático de cálculo es apropiado, procedemos a verificar si el FET se encuentra operando a canal estrangulado de modo de validar la ecuación (III.16.) empleada para su resolución:

a) para que el FET se halle fuera de la zona de corte $(V_{GS} - V_P) > 0$ y en nuestro caso la situación es:

$$V_{GS} - V_P = -1,05 - (-2) = 0,95 \text{ V}$$

es decir, dentro de la zona activa.

b) para que el FET se encuentre polarizado con el canal estrangulado $V_{DS} > (V_{GS} - V_P)$, mientras que en nuestro problema efectivamente se halla en dicha situación, ya que:

$$V_{DSQ} = 5,3 \text{ V} \quad \text{y} \quad (V_{GSQ} - V_P) = 0,95 \text{ V}$$

concluyéndose entonces que el procedimiento empleado es correcto y por lo tanto el punto de operación estático es:

$$I_{DQ} = 1,35 \text{ mA} \quad - \quad V_{DSQ} = 5,3 \text{ V} \quad - \quad V_{GSQ} = -1,05 \text{ V}$$

La potencia disipada por el FET será máxima cuando la señal se anule (Clase A), en cuyo caso:

$$P_{d_m} = V_{DSQ} \cdot I_{DQ} = 5,3 \cdot 1,35 \cdot 10^{-3} = 7,15 \text{ mW}$$

mientras que, a partir del manual se extrae que para una temperatura ambiente de $25 \text{ }^\circ\text{C}$ (o debajo) el transistor permite disipar hasta 300 mW y de acuerdo a la información gráfica, ésta disminuye a razón de $2,4 \text{ mW}/^\circ\text{C}$ hasta anularse para $150 \text{ }^\circ\text{C}$ de temperatura ambiente. De todo ello deducimos que:

$$T_{j_{\max}} = 150 \text{ }^\circ\text{C} \quad - \quad \theta_{ja} = \frac{1}{2,4} = 0,416 \text{ }^\circ\text{C}/\text{mW}$$

con lo que para la temperatura ambiente suministrada como dato, el FET puede disipar hasta:

$$P_{d_{\max}} = \frac{T_{j_{\max}} - T_{amb}}{\theta_{ja}} = \frac{150 - 70}{0,416} = 192 \text{ mW}$$

verificándose que como en toda etapa de bajo nivel se registran condiciones de trabajo en que $P_{d_m} < P_{d_{\max}}$.

Para condiciones dinámicas de funcionamiento determinaremos la excursión simétrica máxima que puede obtenerse en la etapa. Consideramos que el FET se halla cargado con una Resistencia de Carga Dinámica que en este circuito es solo R_D por lo que hacia el corte, la excursión máxima posible resulta:

$$V_{ds_{\max}} = I_{DQ} \cdot R_D = 1,35 \cdot 10^{-3} \cdot 2,7 \cdot 10^3 = 3,65 \text{ V}$$

Para que dicha excursión máxima pueda ser simétrica, el punto de máxima excursión hacia la zona de resistencia controlada por tensión (punto que llamamos M) y cuyas coordenadas son:

$$V_{DSM} = V_{DSQ} - V_{ds_{\max}} = 5,3 - 3,65 = 1,65 \text{ V} \quad - \quad i_{DM} = 2 I_{DQ} = 2,70 \text{ mA}$$

debe hallarse dentro de la zona activa y lineal del FET, por lo que procedemos a verificar la condición de canal bloqueado para dicho punto de máxima excursión:

$$V_{GSM} = V_P \cdot \left[1 - \left(\frac{i_{DM}}{I_{DSS}} \right)^{1/2} \right] = (-2) \cdot \left[1 - \left(\frac{2,70}{6} \right)^{1/2} \right] = -0,66 \text{ V}$$

$$V_{GSM} - V_P = -0,66 - (-2) = 1,34 \text{ V}$$

y como $v_{DSM} > (V_{GSM} - V_P)$ se determina que la excursión máxima se encuentra limitada por el corte, es de 3,65 V y se trata de un punto de reposo que es casi un punto que permite la máxima excursión simétrica (diferencia entre 1,65 V y 1,34 V).

III.7.- EJEMPLO DE APLICACION CON UN MOSFET DE CANAL INDUCIDO:

Sea el circuito amplificador de la figura III.29. que emplea un MOS de técnica Vertical (VMOS), de potencia, de canal N inducido, identificado por su fabricante INTERSIL como VN66AF:




Figura III.29.




Figura III.30.

En dicho circuito los componentes conocidos son:

$$V_{DD} = 45 \text{ V} ; R_1 = 560 \text{ KOhm} ; R_2 = 120 \text{ KOhm} ; R_D = 220 \text{ Ohm} ; R_s = 5 \text{ KOhm} ; R_L = 200 \text{ Ohm}$$

y se desea que el transistor opere bajo una corriente de reposo de 120 mA. La temperatura de trabajo es $T_{amb} = 25 \text{ }^\circ\text{C}$.

III.7.1.- Cálculo de la Resistencia de Autopolarización:

Es evidente que para imponer la corriente $I_{DQ} = 120 \text{ mA}$ se debe terminar el proyecto del circuito hallando el valor correspondiente a la resistencia de autopolarización R. Para tal fin, en primer lugar buscamos el circuito equivalente de C.C., luego de aplicado el Teorema de Thevenin entre los nodos de Compuerta (G) y Tierra (T) sobre el circuito divisor de tensión conformado por V, R_1 y R_2 , tal como se presenta en la figura III.30., en donde:

$$V_{GT} = V_{DD} \cdot \frac{R_2}{R_1 + R_2} = 45 \cdot \frac{120}{560 + 120} = 7,94 \text{ V} \quad \text{y} \quad R_{GT} = \frac{R_1 \cdot R_2}{R_1 + R_2} = \frac{560 \cdot 120}{560 + 120} = 99 \text{ KOhm}$$

En la malla de entrada de este último circuito se tiene:

$$V_{GS} = V_{GT} - I_D \cdot R$$

que debe satisfacerse para la corriente pedida, es decir:

$$V_{GSQ} = 7,94 - 120 \cdot 10^{-3} \cdot R \quad (\text{III.18.})$$

Por otra parte, de la física de los MOSFET de canal Inducido se vió que:

$$I_D = B \cdot (V_{GS} - V_T)^2 \quad \text{vale decir que} \quad V_{GS} = V_T + \left(\frac{I_D}{B} \right)^{1/2} \quad (\text{III.19.})$$

Asimismo, del manual se obtienen los siguientes datos correspondiente a este MOSFET:

$$BV_{DSS} \text{ (Ruptura D - S) }_{\text{mínima}} = 60 \text{ V}$$

y para un punto de funcionamiento típico con $V_{DS} = 25 \text{ V}$; $V_{GS} = 10 \text{ V}$ se obtiene una $I_D \text{ (on) }_{\text{min}} = 1 \text{ A}$

mientras que la tensión compuerta-fuente de umbral, denominada en el manual como V_{GSth} (GATE - THERESHOLD VOLTAGE) y que en nuestra nomenclatura hemos llamado V_T , obtenida para una $V_{DS} = V_{GS}$ (a canal estrangulado) e $I_D = 1 \text{ mA}$ ($I_D > 0$) se especifica en sus valores mínimo $V_{Tmin} = 0,8 \text{ V}$ y típico $V_{Ttip} = 1,7 \text{ V}$. Con este conjunto de datos es posible determinar la constante B incluida en las ecuaciones de la física del MOSFET de canal inducido, es decir:

$$B = \frac{I_D \text{ (on)}}{(V_{GS} - V_T)^2} = \frac{1}{(10 - 1,7)^2} = 14,5 \text{ mA/V} \quad \text{con lo que la ecuación (III.19.) resulta:}$$

$$V_{GS} = 1,7 + \left(\frac{I_D}{0,0145} \right)^{1/2} \quad \text{y para nuestra corriente } I_{DQ} \text{ se tiene} \quad V_{GSQ} = 1,7 + \left(\frac{0,120}{0,0145} \right)^{1/2} = 4,58 \text{ V}$$

$$\text{Luego, a partir de la (III.18.) se tiene} \quad R = \frac{7,94 - 4,58}{0,12} = 28 \text{ Ohm} \quad \text{por lo que elegimos} \quad R = 27 \text{ Ohm}$$

III.7.2.- Verificación de la polarización:

De la malla de salida del circuito equivalente estático de la figura III.30. se plantea:

$$V_{DSQ} = V_{DD} - I_{DQ} \cdot (R_D + R) = 45 - 120 \cdot 10^{-3} \cdot (0,22 + 0,027) \cdot 10^3 = 15,34 \text{ V}$$

por lo que dada la forma operativa requerida es preciso ahora realizar algunas verificaciones, tales como:

a) Protección por operación en zona de ruptura:

$$\frac{V_{DD}}{BV_{DSmin}} = \frac{45}{60} = 0,75 \quad \text{que resulta un factor de seguridad aceptable.}$$

b) Operación a canal estrangulado:

Se determinó precedentemente que para una $I_{DQ} = 120 \text{ mA}$ se debe polarizar de modo que $V_{GSQ} = 4,58 \text{ V}$ y dado que $V_T = 1,7 \text{ V}$, para que el canal permanezca estrangulado se debe verificar que:

$$V_{DSQ} > [(V_{GSQ} - V_T) > 0] \quad \text{cosa que en nuestro caso se cumple, ya que:} \quad 15,34 > [(4,58 - 1,7) > 0]$$

c) Corriente de Compuerta despreciable:

Hasta ahora siempre hemos considerado que en los FETs la $I_G = 0$. Ello es factible si la caída de potencial en la R_G o bien R_{GT} debida al valor típico de I_{GSS} (máximo I_G posible), resulte despreciable frente al V_{GSQ} del circuito analizado.

En nuestro caso, a partir del Manual obtenemos la especificación $I_{GSS} = 0,01 \mu\text{A}$ medidos para $V_{GS} = 10 \text{ V}$; $V_{DS} = 0$ y temperatura ambiente $25 \text{ }^\circ\text{C}$. Y dado el R_{GT} calculado, surge:

$$I_{GSS} \cdot R_{GT} = 10^{-8} \cdot 99 \cdot 10^3 = 1 \text{ mV}$$

que resulta totalmente despreciable frente al valor V_{GSQ}

d) Disipación de Potencia:

$$P_{d_m} = I_{DQ} \cdot V_{DSQ} = 0,12 \cdot 15,34 = 1,84 \text{ W}$$

Para disipar dicha potencia eléctrica, a la temperatura ambiente de trabajo de 25 °C y para no sobrepasar la $T_{j_{max}} = 150 \text{ °C}$ que especifica el fabricante, se requiere una resistencia térmica juntura-ambiente de hasta:

$$\theta_{ja} = \frac{T_{j_{max}} - T_{amb}}{P_{d_m}} = \frac{150 - 25}{1,84} = 67,9 \text{ °C/W}$$

y dado que el encapsulado TO-202 al aire libre presenta una resistencia térmica entre la juntura y el ambiente de 104 °C/W, se deduce la necesidad de agregar un disipador de modo que considerando $\theta_{jc} = 10,4 \text{ °C/W}$ su resistencia térmica sea inferior a $\theta_{da} = 50 \text{ °C/W}$ en modo de permitir una $\theta_{cd} = 7,5 \text{ °C/W}$.

III.7.3.- Verificación de las condiciones dinámicas de funcionamiento:

a) Excursión simétrica máxima:

La resistencia de carga dinámica para este circuito es:

$$R_d = R_D // R_L = \frac{220 \cdot 200}{220 + 200} = 105 \text{ Ohm}$$

en consecuencia la máxima excursión hacia el corte resulta:

$$I_{DQ} \cdot R_d = 0,12 \cdot 105 = 12,6 \text{ V}$$

para que dicha excursión sea simétrica el punto de excursión límite hacia la zona de resistencia controlada por tensión, que llamamos punto M, definido por las coordenadas:

$$I_{DM} = 2 \cdot I_{DQ} = 240 \text{ mA} \quad - \quad V_{DSM} = V_{DSQ} - I_{DQ} \cdot R_d = 15,34 - 12,6 = 2,74 \text{ V}$$

debe pertenecer a la zona activa y lineal, por lo que procedemos a verificar el funcionamiento del MOSFET en dicho punto M:

$$V_{GSM} = V_T + \left(\frac{I_{DM}}{B} \right)^{1/2} = 1,7 + \left(\frac{0,24}{0,0145} \right)^{1/2} = 6,17 \text{ V}$$

$$V_{GSM} - V_T = 6,17 - 1,7 = 4,5 \text{ V}$$

comprobándose que no se cumple la condición $V_{DSM} > (V_{GSM} - V_T)$, vale decir que la excursión queda limitada por la región de resistencia controlada por tensión, en un valor que por interpolación se encuentra muy cercano a 109 mA en términos de corriente y 11,44 V en términos de tensión ya que recalculando:

$$V_{GSM} - V_T = \left(\frac{I_{DM}}{B} \right)^{1/2} = \left(\frac{0,218}{0,0145} \right)^{1/2} = 3,87 \text{ V}$$

$$V_{DSM} = V_{DSQ} - I_{DQ} \cdot R_d = 15,34 - 11,44 = 3,9 \text{ V}$$

b) Potencia de salida y rendimiento:

La potencia de señal de salida se obtiene haciendo:

$$P_S = \frac{V_{dsmax} \cdot I_{dmax}}{2} = \frac{11,44 \cdot 0,109}{2} = 0,623 \text{ W}$$

mientras que la potencia consumida por el circuito amplificador y entregada por la fuente de alimentación es:

$$P_{cc} = V_{DD} \cdot I_{DQ} = 45 \cdot 0,12 = 5,4 \text{ W}$$

con lo que el rendimiento de conversión de potencia es:

$$\eta = \frac{P_s}{P_{cc}} \cdot 100 = \frac{0,623}{5,4} \cdot 100 = 11,54 \%$$

constituyendo éste un valor típico de los amplificadores de clase A.

III.8.- MODELOS DE BAJO NIVEL PARA EL TRANSISTOR UNIPOLAR EN BAJAS FRECUENCIAS:

Si bien, tal como se vio en la revisión de sus características, el transistor efecto de campo desarrolla un comportamiento netamente alineal, cuando se halla convenientemente polarizando, operando a canal estrangulado y simultáneamente es excitado con una pequeña señal, con cierto error generalmente bien tolerado, el mismo puede ser considerado como un cuadripolo lineal. El orden de aproximación que se consigue con este método de estudio es el mismo con el que se operó en el caso de los transistores bipolares.

Para describir el comportamiento de bajo nivel de este dispositivo (visto desde sus pares de terminales de entrada y salida) suelen tomarse en bajas frecuencias (1 Khz. como en los bipolares), a las dos tensiones presentes en los terminales de dicho cuadripolo como variables independientes, con lo que es posible plantear el siguiente sistema de ecuaciones:

$$i_G = 0 \quad (III.20.)$$

$$i_D = f(v_{GS} ; v_{DS}) \quad (III.21.)$$

Mientras la ecuación (III.20.) describe al dispositivo desde el punto de vista de la entrada (dada su alta resistencia de entrada el valor total de corriente de compuerta siempre resulta despreciable), la ecuación (III.21.) lo representa en lo que hace a su comportamiento en la salida. El objetivo siguiente es encontrar la función capaz de expresar a dicho comportamiento.

Con esa finalidad y recordando los conceptos matemáticos ya aplicados, del diferencial o incremental total, la función que describe a la ecuación (III.21.) puede ser desarrollada como:

$$\Delta i_D = \frac{\delta i_D}{\delta v_{GS}} \cdot \Delta v_{GS} + \frac{\delta i_D}{\delta v_{DS}} \cdot \Delta v_{DS} \quad (III.22.)$$

Dadas las hipótesis de operación lineal impuestas, la función buscada resulta ser de primer orden por lo que sus primeras derivadas parciales incluidas en la ecuación (III.22.) resultan unas constantes con dimensiones de admitancia, así interpretando a las variaciones de los valores totales como componentes dinámicas, el mismo sistema de ecuaciones puede describirse como:

$$i_g = 0 \quad (III.20'.)$$

$$i_d = g_m \cdot v_{gs} + g_d \cdot v_{ds} \quad (III.21''.)$$

en donde:

$$g_m = \frac{\delta i_D}{\delta v_{GS}} = \frac{i_d}{v_{gs}} \quad (III.23.) \quad \text{y} \quad g_d = \frac{\delta i_D}{\delta v_{DS}} = \frac{i_d}{v_{ds}} \quad (III.24.)$$

La ecuación (III.23.) representa a la transconductancia del FET, ya analizada anteriormente cuando se lo comparaba con el transistor bipolar, y la ecuación (III.24.) tiene en cuenta a la resistencia de salida de este dispositivo. Ambos parámetros generalmente son especificados por los fabricantes más allá que la transconductancia también pueda ser evaluada conocidos los parámetros físicos del FET, tal como lo indican las ecuaciones (III.13.) y (III.13').

El modelo circuital correspondiente al juego de ecuaciones (III.20'.) y (III.21'.) se representa en la figura III.31.. Por otra parte, existe otro modelo que puede utilizarse para representar al FET operando en bajo nivel y el mismo es la resultante simplemente de aplicar el Teorema de Thevenin sobre la salida del circuito equivalente de la figura III.31. de cuya aplicación se deduce:

$$v_{ds} \text{ (Thevenin)} = - g_m \cdot v_{gs} \cdot r_d \quad (III.25.) \quad \text{y} \quad R \text{ (Thevenin)} = r_d = \frac{1}{g_d}$$




Figura III.31.




Figura III.32.

Por definición, el Factor de Amplificación μ es:

$$\mu = - \frac{v_{ds}}{v_{gs}} \quad \text{para } i_d = 0$$

por lo que a partir de la ecuación (III.25.):

$$\mu = g_m \cdot r_d \quad \text{(III.26.)}$$

luego, la tensión de Thevenin será:

$$v_{ds} \text{ (Thevenin)} = - \mu \cdot v_{gs}$$

y el modelo circuital equivalente se indica en la figura III.32.




Figura III.33.




Figura III.34.

III.9. - ESTUDIO DE UNA CONFIGURACIÓN DRENAJE COMÚN (SEGUIDOR DE FUENTE):

Un circuito típico que responde a esta configuración se representa en la figura III.33., cuyo comportamiento en C.C. fue ya estudiado, por lo que ahora procedemos a realizar el análisis de bajo nivel. Con $R_d = (R // R_L)$ el circuito equivalente dinámico resulta ser el indicado en la figura III.34.

En este circuito se tiene: $V_i - V_{gs} - V_o = 0$ por lo que $V_{gs} = V_i - V_o$ y en consecuencia: $g_m V_{gs} = g_m V_i - g_m V_o$ por lo que aplicando el principio de sustitución, el circuito equivalente dinámico se transforma de acuerdo a lo indicado en la figura III.35.

Sobre dicho circuito procedemos a determinar las transferencias y los parámetros resistencia de entrada y salida:




Figura III.35.




Figura III.36.

$$R_{iA} = R_G \quad ; \quad R_{is} = R_{iA} + R_s \quad ; \quad R_{is} = R_s + R_G \quad (III.27.)$$

$$R_o = \left(\frac{1}{gm} \right) // r_d \quad \text{y como:} \quad \left(\frac{1}{gm} \right) \ll r_d \quad \text{resulta:} \quad R_o = \frac{1}{gm} \quad (III.28.)$$

$$R_{oA} = R_o // R = \left(\frac{1}{gm} \right) // R \quad \text{y} \quad R_{os} = \left(\frac{1}{gm} \right) // R_d \quad (III.29.)$$

$$A_{VA} = \frac{V_o}{V_i} = gm \cdot \left[\left(\frac{1}{gm} \right) // r_d // R_d \right] \cdot \frac{V_i}{V_i} \quad \text{por lo que} \quad A_{VA} = \frac{gm \cdot R_d}{(1 + gm \cdot R_d)} \quad (III.30.)$$

$$A_{Vs} = \frac{V_o}{V_s} = \frac{V_o}{V_i} \cdot \frac{V_i}{V_s} \quad \text{por lo que} \quad A_{Vs} = A_{VA} \cdot \frac{R_G}{R_s + R_G} \quad (III.31.)$$

En la mayoría de las aplicaciones de este circuito se busca la condición de seguidor, o sea $A_{VA} = 1$ por lo que es conveniente, dada la limitación de gm , hacer R lo más amplia posible. Sin embargo una R elevada daría origen a bajos valores de I_{DQ} con la consecuente disminución, entre otras de gm , lo que invalidaría el procedimiento.

Una de las posibles soluciones a estos inconvenientes sería utilizar el circuito de autopolarización $V_{GS} = V_{GT} - I_D \cdot R$, vale decir con el divisor R_1 y R_2 sobre el circuito de compuerta. Otras veces se prefiere subdividir el resistor R en una parte para la C.C. y en su totalidad para la señal, tal como se indica en el circuito de la figura III.36.

Se observa en este circuito que para las componentes de C.C. se tendrá: $V_{GS} = -I_D \cdot R_A$ y se hace $R_A \ll R_B$ para polarizar con una I_{DQ} adecuada a la necesidad.

Desde el punto de vista de la señal, el circuito equivalente se representa en la figura III.37. y en él la corriente a través de R_G , que llamaremos I_i resulta ser:

$$I_i = \frac{V_i - V_o}{R_G} \quad \text{y dado que} \quad A_{VA} = \frac{V_o}{V_i} = 1 \quad \text{resulta} \quad I_i = 0$$

y por lo tanto no hay caída sobre R_G con lo que se puede retirar del circuito tal como se indica en el circuito equivalente de la figura III.38. En este nuevo circuito determinamos:

$$V_o \quad V_o \quad gm$$

$$A_{Vs} = \frac{V_s}{V_i} = \frac{1}{g_m + [1/(R_A + R_B)] + (1/R_L) + (1/r_d)}$$

y dado que $g_m \gg (1/r_d)$, llamando ahora $R_d = R_L // (R_A + R_B)$, se tendrá nuevamente:




Figura III.37.




Figura III.38.

$$A_{Vs} = \frac{g_m \cdot R_d}{(1 + g_m \cdot R_d)} \quad (III.30'); \quad R_o = \frac{1}{g_m} \quad (III.31) \quad \text{y} \quad R_{oA} = R_o // (R_A + R_B) \quad (III.32)$$

mientras que para la resistencia de entrada analizaremos el circuito indicado en la figura III.39. En dicho circuito la corriente de entrada I_i resulta:

$$I_i = \frac{(V_i - V)}{R_G} \quad \text{y como } R_G \text{ es muy grande}$$




Figura III.39.




Figura III.40.

$$V = V_o \cdot \frac{R_B}{(R_A + R_B)} \quad \text{y dado que } V_o = A_{Vs} \cdot V_i, \quad \text{reemplazando en la ecuación de } I_i: \quad I_i = \frac{V_i \cdot \{1 - A_{Vs} \cdot [R_B / (R_A + R_B)]\}}{R_G}$$

y la resistencia de entrada será:

$$R_i = \frac{V_i}{I_i} = R_G \cdot \frac{1}{1 - A_{Vs} \cdot [R_B / (R_A + R_B)]} \quad (III.33) \quad \text{y} \quad R_{is} = R_i + R_s \quad (III.34)$$

III.10.- CONFIGURACIÓN COMPUERTA COMÚN:

El objetivo ahora es estudiar el comportamiento del circuito amplificador que se representa en la figura III.40. En él, desde el punto de vista de la C.C., aplicando el Teorema de Thevenin entre compuerta (G) y tierra (T)

$$V_{GT} = V_{DD} \cdot \frac{R_2}{R_1 + R_2} \quad \text{y} \quad R_{GT} = \frac{R_1 \cdot R_2}{R_1 + R_2}$$

con lo que el circuito equivalente de C.C. queda como se indica en la figura III.41. En la malla de entrada, despreciando la pequeña caída en R_{GT} se tendrá:

$$V_{GS} = V_{GT} - I_D \cdot R$$

y de la malla exterior:

$$V_{DS} = V_{DD} - I_D \cdot (R_D + R)$$




Figura III.41.




Figura III.42.

vale decir que se obtienen ecuaciones formalmente idénticas a las ya estudiadas para las configuraciones de fuente común y drenaje común.

En lo que respecta al comportamiento dinámico, utilizando el modelo circuital serie para reemplazar al FET, el circuito equivalente se representa en la figura III.42.

Aquí, en la parte de salida se llamará $R_d = R_D // R_L$ por lo que:

$$V_{gs} - I_i \cdot R_d - I_i \cdot r_d + \mu \cdot V_{gs} = 0 \quad \text{por lo que} \quad I_i \cdot (R_d + r_d) = (1 + \mu) \cdot V_{gs}$$

luego la resistencia de entrada del FET en configuración compuerta común resultará:

$$R_i = \frac{V_{gs}}{I_i} = \frac{(R_d + r_d)}{(1 + \mu)} \quad \text{(III.35.)}$$

luego también: $R_{iA} = R_i // R$ y $R_{is} = R_{iA} + R_s$

Mas tarde, si aplicamos el teorema de Thevenin hacia la izquierda de los bornes de fuente (S) y compuerta (G) de la figura III.42., se tendrá:

$$V_s' = V_s \cdot \frac{R}{R_s + R} \quad \text{y} \quad R_s' = \frac{R_s \cdot R}{R_s + R}$$

y el circuito equivalente resultante se representa en la figura III.43.




Figura III.43.




Figura III.44.

En este ultimo circuito, anulando V_s' para así poder medir la resistencia de salida $R_o = \frac{V_o}{I_o}$ se tendrá:

$$V_o - I_o \cdot r_d + \mu \cdot V_{gs} + V_{gs} = 0 \quad \text{o bien} \quad V_o - I_o \cdot r_d + (\mu + 1) \cdot V_{gs} = 0$$

pero como: $V_{gs} = -I_o \cdot R_s'$ reemplazando en la ultima $V_o - I_o \cdot r_d - (\mu + 1) \cdot I_o \cdot R_s' = 0$

La resistencia de salida será entonces:

$$R_o = r_d + (\mu + 1) \cdot R_s' \quad \text{(III.36.)} \quad \text{y también:} \quad R_{oA} = R_o // R_D \quad ; \quad R_{os} = R_{oA} // R_L$$

Por último, de acuerdo con la ecuación (III.35.) y la interpretación de R el circuito amplificador puede ser reemplazado por un circuito equivalente tal como el indicado en la figura III.44. en el cual puede ser analizada la amplificación de tensión:

$$A_{vA} = \frac{V_o}{-V_{gs}} \quad \text{pero como} \quad V_o = -I_i \cdot R_d \quad \text{y a su vez, en la entrada:} \quad I_i = \frac{V_{gs}}{R_i}$$

reemplazando, la ganancia resulta ser:

$$A_{vA} = \frac{R_d}{R_i} = (\mu + 1) \cdot \frac{R_d}{(R_d + r_d)} \quad \text{(III.37.)}$$

y para el sistema amplificador:

$$A_{vs} = A_{vA} \cdot \frac{R_{iA}}{(R_{iA} + R_s)} \quad \text{(III.38.)}$$

III.11.- INFLUENCIA DE LA TEMPERATURA:

Tal como se adelantara en oportunidad de compararse a los FETS con los transistores bipolares, debido a que el principio de funcionamiento de estos componentes se basa en el control de la corriente soportada por solo un tipo de portadores; los mayoritarios del canal resulta que el coeficiente térmico de la corriente I_D es negativo, es decir:

$$\frac{\Delta I_D}{\Delta T} < 0$$

con muy buena aproximación se ha determinado que en la mayoría de los FETs dicho coeficiente térmico resulta ser:

$$\frac{\Delta I_D}{\Delta T} = -0,007 \cdot I_D$$

Asimismo se ha determinado también que:

$$\frac{\Delta V_{GS}}{\Delta T} = -2,2 \text{ mV/}^\circ\text{C}$$

Esto determina que las curvas de transferencia en modo de vaciamiento para distintos valores de temperatura $T_1 < T_2 < T_3$, adoptan la forma indicada en la figura III.45.

En dicha figura puede observarse que para un dado V_{GS1} se tiene: $I_{D1} > I_{D2} > I_{D3}$ mientras que para otro valor V_{GS2} ocurre que: $I_{D1} < I_{D2} < I_{D3}$ por lo que debe existir un dado V_{GS3} para el cual I_D permanece constante




Figura III.45.

independientemente de las variaciones de la temperatura.




Figura III.46.

Para hallar dicho valor V_{GS3} procedemos a relacionar ambos coeficientes térmicos y dado que un ΔV_{GS} y ΔI_D se hallan vinculados a través de la transconductancia gm:

$$\frac{\Delta I_D}{\Delta T} = gm \cdot \frac{\Delta V_{GS}}{\Delta T}$$

reemplazando los valores numéricos:

$$0,007 \cdot I_D = gm \cdot 2,2 \cdot 10^{-3}$$

entonces, incorporando las ecuaciones de I_D y gm para la condición de canal estrangulado:

$$0,007 \cdot I_{DSS} \cdot \left(1 - \frac{V_{GS}}{V_p}\right)^2 = (-2) \cdot \frac{I_{DSS}}{V_p} \cdot \left(1 - \frac{V_{GS}}{V_p}\right) \cdot 0,0022$$

$$0,007 \cdot (V_p - V_{GS}) = -0,0044$$

$$-V_{GS} = -V_p - 0,63 \quad (\text{III.39.})$$

De lo precedente surge que si se deseara proyectar el circuito de polarización con la condición de una I_{DQ} independiente de las variaciones térmicas y en modo de vaciamiento, la tensión de polarización compuerta-fuente debe ser 630 mV inferior a la tensión de bloqueo del canal (la ecuación III.39. se describe para un canal N).

En cuanto a los coeficientes térmicos de los parámetros dinámicos de los FETs, dicha información deberá recabarse de los respectivos manuales, no obstante ello y a título informativo, en la figura III.46. se presentan las leyes de variación típicas de la transconductancia y la resistencia de salida de un FET.

III.12.- EJEMPLO DE PROYECTO DE UN FUENTE COMÚN:

Dado el circuito amplificador que se ilustra en la figura III.47., en donde parte de sus componentes en el mismo se indican, se requiere completar el cálculo de sus componentes de modo que el mismo provea una ganancia de tensión referida a la fuente de excitación (A_{vs}) no inferior a 10 veces y una excursión simétrica mínima de 4 V, condicionando su funcionamiento de modo de lograr la estabilización térmica del FET cuyos datos son:

$$I_{DSS} = 5 \text{ mA} \quad - \quad V_p = -2 \text{ V} \quad - \quad r_d > 500 \text{ KOhm} \quad - \quad BV_{DSS} > 40 \text{ V}$$

Además en el circuito: $R_L = R_s = 100 \text{ KOhm} \quad - \quad R_1 = 2,5 \text{ MOhm} \quad \text{y} \quad R_2 = 1,5 \text{ Mohm}$

III.12.1.- Condiciones de polarización para estabilización térmica:

a) Para no incursionar en la zona de ruptura puede adoptarse la fuente de alimentación de modo que:

$$V_{DD} < (0,75 \cdot BV_{DSS}) = 0,75 \cdot 40 = 30 \text{ V}$$

pero por protección, en principio adoptamos $V_{DD} = 24 \text{ V}$.

b) Circuito de Autopolarización para coeficiente térmico nulo:

Como el divisor resistivo de polarización de compuerta es conocido se puede determinar el circuito equivalente Thevenin entre compuerta y tierra:

$$V_{GT} = V_{DD} \cdot \frac{R_2}{R_1 + R_2} = 24 \cdot \frac{1,5}{1,5 + 2,5} = 9 \text{ V} \quad \text{y} \quad R_{GT} = \frac{R_1 \cdot R_2}{R_1 + R_2} = \frac{2,5 \cdot 1,5}{1,5 + 2,5} = 0,937 \text{ MOhm}$$

Para imponer el coeficiente térmico nulo: $-V_{GSQ} = -V_p - 0,63 = 2 - 0,63 = 1,37 \text{ V}$

y para dicha condición $I_{DQ} = I_{DSS} \cdot \left(\frac{0,63}{V_p}\right)^2 = 5 \cdot 10^{-3} \cdot \left(\frac{0,63}{2}\right)^2 = 0,5 \text{ mA}$

en consecuencia la resistencia de autopolarización será:

$$R = \frac{V_{GT} - V_{GSQ}}{I_{DQ}} = \frac{9 + 1,37}{5 \cdot 10^{-4}} = 20,74 \text{ KOhm}$$




Figura III.47.




Figura III.48.

pudiéndose adoptar un componente comercial $R = 18 \text{ KOhm}$.

III.12.2.- Punto de reposo que permita la excursión simétrica máxima pedida:

La frontera con la zona de resistencia controlada por tensión para una excursión hasta $2 I_{DQ}$ es:

$$V_{GSM} - V_P = \left(\frac{2 \cdot I_{DQ}}{I_{DSS}} \right)^{1/2} = 2 \cdot \left(\frac{1}{5} \right)^{1/2} = 0,89 \text{ V}$$

entonces para separar el punto de reposo de dicha frontera de modo de permitir la excursión pedida:

$$V_{DSQ} = (V_{GSM} - V_P) + V_{dsmax} = 0,89 + 4 = 4,89 \text{ V}$$

y de la malla estática de salida:

$$(R_D \cdot I_{DQ}) < (V_{DD} - V_{DSQ} - I_{DQ} \cdot R) = 24 - 5 - 5 \cdot 10^{-4} \cdot 18 \cdot 10^3 = 10 \text{ V}$$

con lo que el R_D máximo es:

$$R_D < \frac{10}{0,0005} = 20 \text{ KOhm}$$

Asimismo, para permitir la excursión simétrica pedida hacia el corte:

$$I_{DQ} \cdot R_d > V_{omax} \quad \text{por lo tanto} \quad R_d > \frac{V_{omax}}{I_{DQ}} = \frac{4 \text{ V}}{0,0005 \text{ A}} = 8 \text{ KOhm}$$

y dado que $R_d = R_D // R_L$ con la R_L dada como dato, surge un valor mínimo para R_D :

$$R_D > \frac{8 \cdot 10^3 \cdot 10^5}{10^5 - 8 \cdot 10^3} = 8,85 \text{ KOhm}$$

Desde este punto de vista cualquier valor de R_D comprendido entre los valores mínimo y máximo antes calculado satisface los requerimientos del dispositivo. Antes de seleccionarlo tendremos en cuenta la ganancia de tensión solicitada que como sabemos es directamente proporcional a la carga.

III.12.3.- Requisitos del comportamiento lineal de bajo nivel:

En la figura III.48 se ha representado el circuito equivalente dinámico de bajo nivel en base a los parámetros gm y r_d. En él llamaremos R_L' al equivalente paralelo entre la resistencia de salida del FET (r_d) y la resistencia de carga R_L.

$$R_L' = \frac{R_L \cdot r_d}{R_L + r_d} = \frac{10^5 \cdot 5 \cdot 10^5}{10^5 + 5 \cdot 10^5} = 83 \text{ KOhm} \quad \text{y redefiniendo} \quad R_d = R_L' // R_D$$

Por su parte, el parámetro gm se puede determinar haciendo:

$$gm_o = \frac{-2 \cdot I_{DSS}}{V_P} = \frac{(-2) \cdot 5 \cdot 10^{-3}}{(-2)} = 5 \text{ mA/V} \quad \text{y} \quad gm = gm_o \cdot \left(\frac{I_{DQ}}{I_{DSS}}\right)^{1/2} = 5 \cdot 10^{-3} \cdot \left(\frac{0,5}{5}\right)^{1/2} = 1,58 \text{ mA/V}$$

Del estudio del comportamiento de dicho circuito equivalente de bajo nivel se obtiene que:

$$A_{vs} = \frac{V_o}{V_s} = \frac{V_o}{V_{gs}} \cdot \frac{V_{gs}}{V_s} = -gm \cdot R_d \cdot \frac{R_{GT}}{R_{GT} + R_s} \quad \text{(III.40.)}$$

en esta última: $\frac{R_{GT}}{R_{GT} + R_s} = \frac{0,937}{0,937 + 0,1} = 0,9$, gm se calculó precedentemente y para A_{vs} se pide un valor mínimo

$$\frac{R_{GT}}{R_{GT} + R_s} = \frac{0,937}{0,937 + 0,1}$$

por lo que ello se podrá complimentar con un cierto valor mínimo de R_d que procedemos a calcular:

$$R_d > \frac{A_{vs}}{-0,9 \cdot gm} = \frac{-10}{-0,9 \cdot 1,58 \cdot 10^{-3}} = 7,027 \text{ KOhm} \quad \text{y} \quad R_D > 7,7 \text{ KOhm}$$

determinándose entonces que el valor mínimo queda condicionado por la excursión simétrica máxima pedida.

Debe seleccionarse entonces una resistencia: 8,85 KOhm < R_D < 20 KOhm y uno posible es R_D = 15 KOhm, sugiriéndose al lector realizar las verificaciones correspondientes.